【導讀】使用寬帶隙半導體作為高頻開關(guān)為實現(xiàn)更高的功率轉(zhuǎn)換效率提供了有力支持。一個示例是，碳化硅開關(guān)可以實施為SiC MOSFET或以共源共柵結(jié)構(gòu)實施為SiC FET。本白皮書追溯了SiC FET的起源和發(fā)展，直至最新一代產(chǎn)品，并將其性能與替代技術(shù)進行了比較。
白皮書
當然，接近完美的電子開關(guān)已經(jīng)存在很長一段時間了，但是我們這里要談的不是機械開關(guān)。現(xiàn)代功率轉(zhuǎn)換依賴的是半導體開關(guān)，它們最好在打開時沒有電阻，在關(guān)閉時電阻和耐受電壓無限大，并能在簡單驅(qū)動下以任意快的速度在開關(guān)狀態(tài)間切換且沒有瞬時功率損耗。
在這個重視能源與成本的世界中，這些特征可以讓電源、逆變器、電池充電器、電機驅(qū)動等器件實現(xiàn)更高的功率轉(zhuǎn)換效率。隨之而來的好處是設(shè)備體積、重量和故障率的下降，而且采購成本和生命周期成本也會降低。有時候，僅僅突破一個效率閾值就能打開一個全新的應用領(lǐng)域。例如，如果電機驅(qū)動極為耗能，并因此又大又重，從而需要更多電池電量，這又意味著重量提升和單次充電行駛里程縮短，那么電動車將難以實現(xiàn)。從近75年前的肖克利、巴丁和布拉頓時代起，工程師們就不斷努力改進半導體開關(guān)，使其趨近于理想開關(guān)。
向著理想開關(guān)前進的歷程
實際上，首個功率轉(zhuǎn)換應用中使用的是機械開關(guān)，機械“振動器”一開始是絕緣直流轉(zhuǎn)換或直流電源升壓裝置的電動發(fā)電機的唯一選擇。然而，大約在晶體管發(fā)明十年后，首個“開關(guān)模式”的電源（SMPS）出現(xiàn)了，從那時起，設(shè)計師就必須處理可用的半導體技術(shù)了。雖然1930年Julius Edgar Lilienfeld就提出了場效應晶體管（FET）原理并取得了專利，但是當時無法制造FET。最初采用鍺的雙極型晶體管占領(lǐng)了早期的SMPS電路領(lǐng)域。
起初，雙極型晶體管的額定電壓有限，在關(guān)態(tài)下漏電大，開關(guān)過程緩慢且損耗大，且基極驅(qū)動復雜。現(xiàn)在，功率雙極晶體管增益低，可能需要放大基極電流。基極中存儲的電荷是一個大問題，限制了關(guān)閉時間和效率，因此還要采用技術(shù)來精確定制基極驅(qū)動并且采用“貝卡鉗位”等技術(shù)來限制電荷，這種技術(shù)會以帶來一定的導電損耗為代價實現(xiàn)較低的動態(tài)損耗。
在70年代和80年代，硅 MOSFET可以用于大功率，當時采用的是垂直導電路徑和平面柵型結(jié)構(gòu)，在90年代變?yōu)椴捎谩皽喜邸苯Y(jié)構(gòu)。然而，可實現(xiàn)的額定電壓和導通電阻限制了在更高功率下的使用。70年代晚期有了重大進步，出現(xiàn)了絕緣柵雙極晶體管（IGBT），它將類似MOSFET的柵極驅(qū)動與類似雙極的導電路徑相結(jié)合，實現(xiàn)了輕松柵極驅(qū)動和固定飽和電壓的優(yōu)勢，因而MOSFET中的名義功耗的增加會與電流而非電流平方成正比。然而，IGBT也有自己的問題，它有閂住的傾向，這會造成災難性后果。關(guān)閉時的“尾電流”也會帶來相對較高的動態(tài)損耗，并限制運行頻率。在現(xiàn)代IGBT中，閂住問題現(xiàn)已得到解決，尾電流也已盡量降低，同時額定電流和電壓大幅提高，因而在非常高的功率轉(zhuǎn)換中也常常應用這些器件。不過，由于動態(tài)損耗，開關(guān)頻率仍被限制在最高數(shù)十kHz。
高開關(guān)頻率是實現(xiàn)更小的磁性元件以及整體更小更輕并有更高性能控制回路的功率轉(zhuǎn)換產(chǎn)品的關(guān)鍵，因此，隨著MOSFET導通電阻和額定電壓的提高，它們得到了越來越廣的應用，頻率也提高到了數(shù)百kHz，“超結(jié)”類型成為前沿技術(shù)。不過，硅的擊穿電壓是一個限制因素，使得在給定運行電壓及其導致的高導通電阻（RDS）值下，塊體材料要達到一個最小厚度。將許多單元并聯(lián)可以降低該值，但是會提高總晶粒面積。該效應可以通過單位面積導通電阻這個“品質(zhì)因數(shù)”（也就是RDSA）來量化，它促使人們對于寬帶隙材料碳化硅（SiC）和氮化鎵（GaN）的興趣激增，這二者的固有擊穿電壓較高，并具有電子遷移率較高、飽和速度較高、承溫能力高等有利特點，SiC還具有較好的導熱系數(shù)。圖1顯示的是硅、SiC和GaN材料的標志性特征的比較。
【圖1. Si、SiC和GaN材料的特征】
SiC器件的早期發(fā)展
SiC器件的發(fā)展比GaN早十年，最初預計具有更廣泛的適用性，可用于更高的額定電壓和功率。SiC開關(guān)的一個自然起點是考慮開發(fā)增強型常關(guān)MOSFET，以實現(xiàn)與現(xiàn)有Si MOSFET設(shè)計和制造技術(shù)的兼容。與所有新技術(shù)一樣，初期存在困難，有些困難可以預測，有些不可以，這些困難延遲了器件的商業(yè)化進程。
SiC過去和現(xiàn)在都存在的一個固有特性是晶格缺陷的數(shù)量比硅大，這會導致與SiC溝道的柵氧化層接面處的電子遷移率低，進而導致導通電阻相對較高。為了成本效益，SiC晶圓的體積必須盡可能大，而在6英寸行業(yè)標準下很難維持低缺陷率和晶圓平面度。SiC MOSFET還表現(xiàn)出了柵極閾值不穩(wěn)定性并伴有顯著遲滯，從而使柵極驅(qū)動設(shè)計難以實現(xiàn)優(yōu)秀的效率和可靠性。雖然最新的SiC MOSFET有所改善，而且理論上可以使用單極0-15V驅(qū)動，但是在實際中，通常使用-5V柵極驅(qū)動電壓實現(xiàn)可靠運行。15V也不能實現(xiàn)非常低的導通電阻，因此通常使用18V實現(xiàn)最佳效率，而代價是降低短路耐受能力，且距離通常為19或20V的最大絕對值的裕度下降。已經(jīng)解決的其他問題有短路和過壓事件后柵氧化層降級，以及由于器件閉鎖狀態(tài)下漏柵場強度高導致的柵氧化層電場應力過大。
2010年左右，使用SiC MOSFET還遇到了沒有預料到的困難，基底面位錯，也就是晶格中的大塊缺陷，事實上缺陷會在運行應力的作用下變大和移動。體二極管會從源極導電到漏極，因此會生成電子空穴載體，當電子空穴載體重組時，它們會有足夠的能量移動和放大缺陷。這是SiC的較高帶隙能量值導致的結(jié)果，且可能會導致降級，即產(chǎn)生較高的漏電流和導通電阻，而這又會導致較高的損耗和故障。當今的SiC MOSFET已經(jīng)有了大幅改進，制造方法和缺陷篩查也有了進步，但仍需努力提高晶粒的產(chǎn)量和成本效益、封裝的性能，以實現(xiàn)低電感和低熱阻。
備用方法SiC FET
寬帶隙技術(shù)誕生后，雖然許多半導體制造商采取了使用現(xiàn)有生產(chǎn)線開發(fā)SiC MOSFET的路線，但是還有一些從“白紙”開始，考慮其他選擇。采用SiC實施的最簡單的開關(guān)是JFET結(jié)構(gòu)開關(guān)，它沒有柵氧化層，是單極導電器件，因此不存在MOSFET的一些限制。不過該器件存在一個重大缺陷，它是常開型器件，柵極驅(qū)動電壓為零，需要負的驅(qū)動電壓才能關(guān)閉。這無論如何都不方便，在最壞的情況下會導致應用故障風險，尤其是在系統(tǒng)打開/關(guān)閉等瞬態(tài)情況下。SiC FET解決了該問題，它最初是在90年代提出的，在2010年前后開發(fā)出來。它將SiC JFET與常關(guān)型的硅MOSFET結(jié)合，保留了JFET相對MOSFET的優(yōu)勢。圖2比較了SiC FET結(jié)構(gòu)（右）與一般SiC MOSFET示意圖（左）。
【圖2. SiC MOSFET（左）與SiC FET（右）的構(gòu)造】
SiC FET采用共源共柵結(jié)構(gòu)。較為成熟的設(shè)計師可能會熟悉這種結(jié)構(gòu)，他們見過這種結(jié)構(gòu)最初的實施形式，即旨在降低音頻放大器內(nèi)噪音的電子管組合。多年來，已經(jīng)有了多種形式的共源共柵或“發(fā)射極開關(guān)”，它們將雙極型晶體管或BJT與MOSFET結(jié)合，具有低壓開關(guān)控制高壓開關(guān)的一般屬性，并在高額定電壓與輕松驅(qū)動之間達成了良好平衡。然而，由于顯著的基極驅(qū)動電流必要性和緩慢的開關(guān)速度，采用BJT的電路并不受高壓應用的青睞。SiC共源共柵，即“SiC FET”解決了這些問題。
從圖3顯示的SiC FET示意圖中可見，當Si-MOSFET通過柵極打開時，JFET源極和柵極會有效短接，然后JFET會導電。此時，電流可以經(jīng)過JFET和MOSFET漏源溝道，并由JFET修正導電損耗，因為與高壓SiC JFET相比，低壓Si-MOSFET導通電阻可能非常低。當Si-MOSFET關(guān)閉時，JFET源極電壓升高至某個點，使得柵源電壓超過負幾伏的閾值，然后JFET關(guān)閉。由于器件電容比，跨Si-MOSFET的電壓會動態(tài)維持在低位。
【圖3. SiC FET示意圖】
與SiC MOSFET相比，SiC FET在電氣性能和實際使用中都有許多優(yōu)勢。作為開關(guān)，導通電阻是一個重要因素，而SiC JFET固有的溝道內(nèi)電子遷移率比SiC MOSFET好得多，溝道密度也較高。這二者的結(jié)合意味著在給定晶粒面積下，SiC FET的導通電阻是SiC MOSFET的四分之一至二分之一，或者反過來，在導通電阻相同時，每個晶圓產(chǎn)出的晶粒最多可以達到后者的四倍。與硅超結(jié)MOSFET相比，增加的晶粒數(shù)最多可以達到13倍。鑒于碳化硅這種材料很可能一直都會比硅貴，每個晶圓產(chǎn)出的碎晶粒數(shù)的增加對于SiC FET技術(shù)的成功至關(guān)重要。正如上文討論的，晶粒可行性的衡量指標是品質(zhì)因數(shù)RDSA。
表1中顯示的另一個品質(zhì)因數(shù)是RDS*EOSS，也即導通電阻和器件輸出開關(guān)能量之間的權(quán)衡，輸出開關(guān)能量是輸出電容帶來的。這個指標很有用，它表明可以通過在晶粒中并聯(lián)更多單元來降低導通電阻和導電損耗，但除了增加面積，這還會直接提高電容進而導致EOSS提高，結(jié)果是增加由頻率決定的開關(guān)損耗。因此，RDS*EOSS值低是有利的。
SiC FET的柵極就是共源共柵結(jié)構(gòu)中的Si MOSFET的柵極。它的閾值約為5V，穩(wěn)定，基本無遲滯，因此能以12V或15V輕松驅(qū)動，實現(xiàn)全面增強和低RDSON，且距離通常的25V絕對最大值有很大的裕度。名義上，輕松的SiC FET柵極驅(qū)動兼容硅MOSFET電平，甚至是IGBT電平，從而讓現(xiàn)有產(chǎn)品設(shè)計升級可以實現(xiàn)反向兼容。在實踐中，SiC MOSFET單元需要定制驅(qū)動結(jié)構(gòu)以實現(xiàn)最佳效率和足夠的柵極過壓保護，GaN HEMT單元無疑也是如此。
由于器件尺寸小以及共源共柵結(jié)構(gòu)中Si MOSFET的絕緣效應，SiC FET幾乎沒有柵漏或“米勒”電容Crss，因而能實現(xiàn)極快的開關(guān)。輸出電容COSS以及相關(guān)的開關(guān)能量EOSS都低，如表1所述，這還會導致快速開關(guān)和非常小的損耗。邊緣速率也很快，以至于在實際電路中，SiC FET必須放緩，以限制電壓過沖和電磁干擾。這可以通過添加柵極電阻實現(xiàn)，但是可能會導致在高開關(guān)頻率下出現(xiàn)無法接受的控制延遲，因此簡單的RC緩沖電路常常是較好解決方案。由于通常采用電容是COSS 3倍左右的電容器，串聯(lián)電阻中的耗散非常小。圖4顯示了常見SiC FET器件電容及其漏極電壓處于閉鎖狀態(tài)的變種。Ciss = CGS + CGD，（CDS短接），Crss = CGD，Coss = CDS + CGD。
【圖4. SiC FET器件電容】
SiC FET“體二極管”
在功率轉(zhuǎn)換器中，完美開關(guān)應該能以低損耗向兩個方向?qū)щ姟＝涣麟妱訖C和有電感負載的轉(zhuǎn)換器等電路中也確實有這樣的要求，稱為“第三象限”運行。IGBT無法滿足此要求，并且需要并聯(lián)二極管，而以硅和SiC為材料的MOSFET和JFET可以在柵極的控制下通過溝道向正反任何一個方向?qū)щ姟OSFET還有JFET所缺少的固有體二極管，在器件溝道通過柵極打開以允許反向電流前的“死區(qū)時間”內(nèi)，該體二極管通過在有電感負載的硬開關(guān)轉(zhuǎn)換器中“換向”來自動導電。此導電會存儲電荷Qrr，在體二極管隨后反向偏壓時又會恢復該電荷，而此操作會帶來顯著的功率耗散峰值，隨著頻率增加，該峰值讓平均值越來越高，從而降低了效率。采用硅MOSFET時，該效應非常嚴重，以至于它們實際上無法用于在連續(xù)導電模式（CCM）下運行的廣受歡迎的圖騰柱PFC級等部分電路。SiC MOSFET的Qrr值比硅好十倍，但是還是SiC FET比較好，因為SiC FET的器件輸出電容較低且低壓MOSFET中存儲的電荷極小。比較結(jié)果因器件的電壓等級而異，但是圖5顯示的是SiC FET和類似的硅超結(jié)MOSFET的典型反向恢復圖。
【圖5. SiC FET共源共柵的反向恢復電荷是硅超結(jié)MOSFET的一百分之一】
雖然SiC MOSFET和GaN器件的反向恢復損耗足夠低或者根本沒有，但是反向?qū)щ姷膲航凳橇硗庖换厥隆＿@可能在死區(qū)時間內(nèi)在功率轉(zhuǎn)換器中造成顯著損耗。硅超結(jié)MOSFET會帶來通常為1V左右的二極管壓降，而SiC MOSFET則差很多，體二極管的壓降會輕松達到4V。在第三象限運行中，GaN HEMT單元的壓降Vsd是I*R溝道電壓與柵極閾值電壓減去柵源電壓之和，即Vsd = (Vth-Vgs)+(Isd*Ron)。
GaN的柵極閾值通常為1.5V，因此在大電流下，總壓降可能會很高。如果柵極驅(qū)動電壓為負以實現(xiàn)關(guān)閉，這很常見，則此電壓Vgs會增加到源漏壓降中，導致若干伏的Vsd，這比其他技術(shù)差很多。在從源極導電到漏極的過程中，SiC FET的溝道電阻會產(chǎn)生I*R壓降，類似于GaN器件，但是壓降增加值僅為跨共源共柵的低壓Si MOSFET的體二極管的電壓，該值相對較低。最終的正向電壓通常約為1.5V，比SiC MOSFET或GaN強。
證明SiC FET的可靠性
寬帶隙開關(guān)很堅固，尤其是因為它有固有高承溫和高擊穿電壓能力，SiC FET的一個特別優(yōu)勢是沒有SiC MOSFET中存在的SiC柵氧化層，該柵氧化層存在因高電場而降級的問題。共源共柵結(jié)構(gòu)中的Si-MOSFET是一種堅固的低壓器件，有高閾值電壓和厚柵氧化層，還受到內(nèi)置穩(wěn)壓鉗位電路的保護。在實際應用中，SiC FET表現(xiàn)得非常可靠，其器件現(xiàn)在通常都能達到汽車AEC-Q額定值。還有一個重要考慮事項是在意外應力事件中的穩(wěn)定性，如在過壓和短路事件中。SiC FET有非常強大的雪崩能力，這是通過JFET漏柵擊穿實現(xiàn)的。通過圖3中Rg的最終電流會讓電壓降低，從而打開JFET并限制過壓。Si MOSFET現(xiàn)在會雪崩，但是其雪崩高度可控，因為在每個單元的制造中都包括了雪崩保護二極管，且雪崩耗散的功率很少。SiC MOSFET還有雪崩額定值，但是GaN HEMT單元沒有，這使得制造商將器件的額定電壓定得較低，以便在運行電壓和破壞性的擊穿電壓之間留出充足的裕度。
SiC FET還具備良好的短路電流特征，在大電流下，跨溝道的壓降梯度會造成自然“夾止”效應，以限制電流。短路電流不受柵極電壓影響，這與MOSFET和IGBT不同，而SiC FET溝道的導通電阻正溫度系數(shù)還有助于降低極限電流和跨晶粒的各個單元傳播應力。該效應始終如一，以至于SiC FET可用作線性電路中的精確限流器件。汽車應用中的一個典型測試是讓器件經(jīng)受短路電流至少5μs，而圖6表明750V SiC FET可經(jīng)受應力8μs而不降級。圖7顯示的是在采用1200V額定值的SiC FET時，導通電阻隨溫度上升，從而將短路電流降低到最終值的效應，這基本不受初始結(jié)溫影響。
【圖6. SiC FET經(jīng)受來自400V總線的短路應力8μs】
【圖7. SiC FET短路電流不受初始結(jié)溫影響】
為了維持可靠性，應該盡量減小封裝中的SiC FET的溫度上升和梯度，而在這里，SiC的導熱系數(shù)是硅或GaN的3倍以上是一項優(yōu)勢。最新器件還使用銀燒結(jié)技術(shù)進行晶粒連接，而非焊接，這將接面的導熱系數(shù)提高到了6倍，從而維持了低結(jié)溫和高可靠性。
其他SiC FET應用
SiC FET天然適用于高效功率轉(zhuǎn)換器，最高額定值為1700V，可用于典型的工業(yè)三相應用。然而，通過在起控制作用的Si MOSFET上“堆疊”SiC JFET可輕松推廣共源共柵原理（圖8）。現(xiàn)已采用該原理開發(fā)出了額定值為40kV的模塊。
【圖8. 堆疊式共源共柵原理可用于額定值高達數(shù)十千伏的高壓中】
如上所述，SiC JFET具有飽和電流幾乎不隨柵源和漏極電壓而變的特性，這在電路保護應用中是一個優(yōu)勢，例如限流器或斷路器。圖9顯示的是使用SiC FET共源共柵結(jié)構(gòu)的自偏壓斷路器概念，這是一個真正的“雙端子”結(jié)構(gòu)，沒有外部輔助電源軌和內(nèi)部直流轉(zhuǎn)換器。
【圖9. 雙端子自偏壓斷路器概念】
性能和值的改善歷程
SiC FET隨著一代代技術(shù)的發(fā)展而進步，“第四代”是最新一代技術(shù)，取得了許多進步，包括可用的電壓范圍、能獲得更好的導通電阻的單元密度和能改進熱性能的燒結(jié)式晶粒連接方式。現(xiàn)已采用“基質(zhì)減薄”技術(shù)，因為溝道電阻非常低，以至于通過基質(zhì)本身的導電損耗也變成一個限制因素。器件也在不斷改進，尤其是降低了輸出電容COSS。這能減少硬開關(guān)拓撲中的損耗，例如連續(xù)導電模式中圖騰柱PFC，還支持軟開關(guān)諧振電路提高運行頻率，如LLC或PSFB電路。現(xiàn)在的開關(guān)邊緣速率非常快，以至于器件分為“超快”和故意降速的“快速”兩種，以用于邊緣速率對性能不很重要但是會導致電磁干擾和擊穿問題的應用，如電機驅(qū)動。
與第一代SiC FET相比，封裝也有所進步，第一代將Si MOSFET和SiC FET晶粒并排布置，并以絲焊連接。這種進步帶來了靈活性，例如采用TO-247封裝，但是為實現(xiàn)更低的成本和更高的性能，現(xiàn)在常見的是“堆疊的”晶粒布置，可用較大的晶粒實現(xiàn)大電流，尤其是當在小巧的模塊中并聯(lián)器件時。焊接式晶粒連接方法已經(jīng)被銀燒結(jié)取代，以實現(xiàn)更好的熱性能。TO-220、TO-247和D2PAK封裝仍廣受歡迎，因為它們支持改造SiC FET使其適合較早的設(shè)計，甚至是使用IGBT的設(shè)計。這些封裝的四引腳版本采用“開爾文”源極連接，可緩解源極引腳電感干擾柵極驅(qū)動回路所造成的問題。
除此之外，由于其電氣性能，SiC FET的采用價值在不斷升高，同時，由于不斷提升產(chǎn)量和向8英寸晶圓發(fā)展，SiC FET還擁有了降低成本的方案。
SiC FET是引人矚目的解決方案
隨著最新一代SiC FET的誕生，我們現(xiàn)在又向著理想開關(guān)邁進了一步。導電損耗和動態(tài)損耗變得前所未有的低，使得高頻功率轉(zhuǎn)換級的能效達到99%+，并伴隨相應的能量節(jié)省、體積減小和重量減輕。設(shè)計師定義的“理想”則包含更多含義，他們還希望器件能輕松驅(qū)動，采用方便的封裝，有穩(wěn)定特性，在各種運行條件和故障狀態(tài)下運行。與此同時，設(shè)備最終用戶則希望最終產(chǎn)品可靠，整個生命周期的成本比較早的技術(shù)實施有實質(zhì)性進步。UnitedSiC提供的SiC FET實現(xiàn)了他們的愿望，該系列器件的額定電壓從650V到1700V不等，導通電阻降低至7毫歐。UnitedSiC還提供了 FET JET calculator作為設(shè)計輔助工具，方便快速為一系列功率轉(zhuǎn)換拓撲選擇器件和預測任何器件在這些拓撲中的性能，包括PFC級拓撲和絕緣/非絕緣的直流轉(zhuǎn)換器拓撲。
免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。
推薦閱讀：
英飛凌絕緣體上硅(SOI)高壓驅(qū)動芯片的三個優(yōu)勢
